；灌电流；当一个接有上拉电阻的IO端口设置为输入状况时，它的常态为高电平。

　　下拉电阻：将一个不确认的信号，经过一个电阻与地GND相连，固定在低电平。效果：下拉是从器材输出电流；拉电流。当一个接有下拉电阻的IO端口设置为输入状况时，它的常态为低电平。

　　上拉电阻和下拉电阻2者一起的效果是：防止电压的“悬浮”，形成电路的不安稳。

　　上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最根本的效果是：将状况不确认的信号线经过一个电阻将其箝位至高电平（上拉）或低电平（下拉）。不管它的详细用法怎么，这个根本的效果都是相同的，仅仅在不同运用场合中会对电阻的阻值要求有所不同，然后也引出了许多新的概念。

　　例如，用单片机输出高电平，但因为后续电路的影响，输出的高电平不高，便是达不到VCC，影响电路作业，所以要接上拉电阻。下拉电阻状况相反，让单片机引脚输出低电平，成果因为后续电路影响输出的低电平达不到GND，所以接个下拉电阻。

　　上拉便是将不确认的信号经过一个电阻钳位在高电平，电阻一起起限流效果。下拉同理，也是将不确认的信号经过一个电阻钳位在低电平。在单片机引脚电平不定的时分，让后边有一个安稳的电平。

　　例如，假设你衔接的单片机在上电今后，单片机引脚是输入引脚而不是输出引脚，那这时分的单片机电平也是不定的，下拉电阻的效果便是假设前面的单片机引脚电平不定的话，强制让电平保持在低电平。

　　例如，当TTL电路驱动CMOS电路时，假设电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需求在TTL的输出端接上拉电阻，以进步输出高电平的值。

　　2、长线传输中电阻不匹配简单引起反射波搅扰，加上、下拉电阻是电阻匹配，有用的按捺反射波搅扰。

　　3、假设电平用OC（集电极开路，TTL）或OD（漏极开路，CMOS）输出，那么不用上拉电阻是不能作业的，这个很简单了解，管子没有电源就不能输出高电平了。

　　需求留意的是，上拉电阻太大会引起输出电平的推迟。（RC延时）一般CMOS门电路输出不能悬空，都是接上拉电阻设定成高电平。

　　下拉电阻：和上拉电阻的原理差不多，仅仅拉到GND去罢了。下拉电阻一般用于设定低电平或许是阻抗匹配。

　　上拉是对器材输入电流，下拉是输出电流；上拉用来增大电流，下拉电阻是用来吸收电流。

　　4、低功耗状况 上拉下拉运用留意;带上拉或许下拉的IO口，在低功耗状况，或许装备运用的常态时，应依据IO口的状况进行相关的设置。

　　假设IO口没有做好处理的话，它就会在暗地里偷走功耗。一般的IO的内部或许外部都会有上下拉电阻，举个比如，假设某个IO口有个10KΩ的上拉电阻，把引脚拉到3.3V，但是当MCU进入低功耗形式的时分，此IO口被设置成输出低电平，依据欧姆定律，此引脚就会耗费3.3V/10K=0.33mA的电流，假设有四、五个这样的IO口，那么几个mA就会被损耗。所以在进入低功耗之前，要逐一查看IO口的状况：

　　IO口的上下拉电阻耗费电流这一要素相对比较显着，下边咱来说一个不显着的要素：IO口与外部IC相连时的电流耗费。假设某个IO口自带上拉，而此与IO相连的IC引脚偏偏是自带下拉的，那么不管这个引脚处于什么样的电平输出，都不可防止的发生必定的电流耗费。所以但凡遇见这一类的状况，首要需求阅览外设IC的手册，确认好此引脚的的状况，做到心中有数；然后在操控MCU睡觉之前，设置好MCU的IO口的上下拉形式及输入输出状况，要确保一丝儿电流都不要被它耗费掉。

上一篇: 大众创造“飞机保护器” 评价价高达3亿美元

下一篇: 电子发烧友网